This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

⑲ 日本国特許庁(JP)

@ 特許出願公開

四公開特許公報(A)

昭61-208843

@Int.Cl.

邳代

識別記号

庁内整理番号

❷公開 昭和61年(1986)9月17日

H 01 L 21/76

理 人

M-7131-5F

審査請求 未請求 発明の数 1 (全3頁)

半導体集積回路装置の製造方法 回発明の名称

朗 昭60-50910 印特

顯 昭60(1985)3月14日

哥 四発 明署 日本電気株式会社 の出 顔 弁理士 内原

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

1. 発明の名称 半海体集隊回路装置の製造方法

2. 特許請求の範囲

半導体基板表面から内部に向って罪を形成する 工程と、前記席を含む半導体書板表面に化学気相 成長法による部1のシリコン散化腱を堆積し少な くとも和記書部を完集する工程と、前記簿部以外 の前記第1のシリコン献化誕をエッチング除去す る工程と、シリコン化合物を主成分とする裕液を 塗布し熱処理を行なって第2のシリコン酸化膜を 形成する工程と、前配律部以外の前配無2のシリ コン製化製をエッナング設去することにより前記 请部に純練版を充填する工程とを含むこと存敬と する半海体集状回路装置の製造方法。

3. 発卵の詳細な説明 (産業上の利用分野)

本発明は半等体集機関路扱電の製造方法に関し、 特に博を用いた第子分離構造を有する半等体集験 凹路接世の製造方法に関する。

(従来の技術)

半導体集機回路装置の高条積化だおいては、業 子間分離領域の幅を狭く形成することが必要であ り、また素子の黴細化において問題となる狭チャ ネル効果を抑制するととが重要である。上記の間 盛を解決し得る方法として、半等体基板装面から. 内部に向って御幕を形成し、前記書部を絶無漢等 で充填して柔子間分離を行えり、いわゆるආ分離 構造が後限されている。

従来、上記客分離構造を形成する方法として、 例えば、第2図目に示すように、半等体基板21 の表面かよび前配差板表面から内部に向って形成 された佛秘の上に化学気相成長法によってシリコ ン数化膜22を維積する。次に第2回(b)に示すよ 9 に前配シリコン敵化蔵22をエッテバックして、 前配牌部以外の蓋板表面(無子形版領域)23年 偽出させてආ分觧構造を完成させる方法がある。

特開昭61-208843 (2)

(発明が解決しよりとする問題点)

しかしながら、上配従来技術においては、前記シリコン酸化酸22の要面を平担化させるために
即記シリコン酸化膜の限厚は大きくする必要があるため、前記シリコン酸化膜22の堆積に多大な時間を受し、且つ、前記エッチベックに多大な時間を受するという欠点があった。またエッチベックに多大の時間を受するため、エッチベックの再現性が悪くなり、第2m(h)に、ディックされた関節25とが形成される。前記をディックされた関節25とが形成される。前記を下げ、アイックされた関節25とが形成される。前記を下げ、アイックされた関節25とが形成される。前記を下げ、アイックされた関節25は急峻ない、次工程以降の加工を困難にし、学済体集積回路整置の製造歩筒りの低下、信頼性の低下を招くという問題があった。

本発明の目的は、前記從來技術の問題点を解決 するものであり、特に、得額充填工程にかいて、 工程時間の組織と、再現性かよび均一性の向上が 可能な半導体集積回路要置の製造方法を提供する ものである。

成長族はステップカパレッツが良好なシリコン版化属を用いるのが好ましい。例えばジタロルシラン(SiH; Cs:)と悪敵化窒素(N:O)を用いて減圧気相成長法によって形成する。成長襄厚は内部を光填するのに必要な臨厚であり、角部の細が2μmの場合は、シリコン散化属を平超部で2μm成長させる。この場合は存部は完全に無まり且つシリコン散化脳表面はほぼ平担になる。

次に第1回(b)に示すよりに従来知られているドライエッナンダまたはウエットエッチングまたはその両方を用いて、前記講部以外の基根設面(素子形成領域)13が島出されるまで、前記第1のシリコン取化線をエッチパックする。前記ニッチパックにかいて、均一性が多少悪くても以後の工程には開題はたい。第1回(b)は旬記エッチパックが多少不均一である場合であり、課部14はエッチパック量が過正であった部分、講部15はエッチパック量が過度の部分を示している。

続いて第1回にに示すよりに、シリコン化合物 を主成分とするシラノール(SI(OH)4)のアル

(関題点を解決するための手段)

本発明による半導体無額回路接位の製造方法性以下の工程から構成される。すなわち、半導体基板投資から内部に向って携を形成する工程、前記機を含む半導体基板投資でに化学気相成長法によって第1のシリコン酸化膜を維徴し少な(とも前記機部以外の前配部1のシリコン酸化膜をエッチング除去する工程、シリコン化合物を主成分とする溶液を塗布し熱処理を行なって第2のシリコン酸化膜を形成する工程、前配務部以外の前距第2のシリコン酸化膜をエッチング除去することにより翻記物部に始録度を光塊する工程とから構成される。

(実施例)

本発明の実施的をMOS型半線体集積回路に選用した場合について第1四回~(のに示した工程順の断回回を参照して以下に許述する。

まず部 1 図(a)に示すように、海部の形成された 半導体基板 1 1 の上に化学気相成長法により無 1 のシリコン酸化膜 1 2 を複微する。前記化学気相

コール溶液を、例えば平担部分で1000A程度となるように、スピンオン造布して触処理を行なう。 脳液を用いるので界面吸力によって微部の深さに 応じた腹厚のシリコン酸化膜が形成される。 深い 準部にかいては5000A程度をでシリコン酸化度 が形成される。 とのためエッチパック量が過度で むった体部15の部分は、エッチパック量が過度で むった体部15の部分は、エッチパック量が過度で であった体部14よりも膜厚が厚い第2のシリコン酸化膜16が形成され、また、前配準部以外の 新根裂面(素子形成領域)13上には薄い前配餌 2のシリコン酸化膜表面は平坦になる。

次に第1回(d)に示すように、前記律部以外の基 板表面(架子形成低級)13が毎出されるまで、 前記第2のシリコン酸化膜をウェットエッチング によりエッテバックする。前記エッテベックに登 する時間は、前記解部以外の基妆表面(業子形成 個級)13上の得いシリコン酸化膜を除去するに 足る時間であるので短時間であり、且つ、その結 果均一性および再現性にも優れ、做記第2のシリ

特開昭61-208843 (3)

→→→ YOUNG&THOMPSON

コン酞化誤! 6 の表面平担性を挟なりととが無い。 以下通常の男子形成工程を縫て、MOS型半導体 集積回路装置が完成する。なか本発明の実施例に かいて、前記第1のシリコン酸化膜かよび第2の シリコン版化級は、前記券板表面(業子形成領域) 13が熱出されるまでエッテバックを行たったが、 必役に応じて一部分を改しても良い。また、本発 明では第1及び第2のシリコン酸化膜としてドー プされていないシリコン氰化膜を用いたが、リン 中ポロンなどをドープしたシリコン酸化膜を用い ても良い。

'0'4 03/11 THU 01:12 FAX 03 3402 4660

(発明の効果)

以上詳 述したように本発明は、 シリコン化合物 を忠成分とする器敵の表面張力を利用して平規化 を実現するので、化学気相成長法で推費する第1 のシリコン敏化膜は従来法よりもはるかに奪い膜 厚で十分であるから、地段時間並びにエッチパッ 夕時間が大幅に揺縮できる。

また前記第1のシリコン酸化膜のエッテパック 量が半海体基板面内で不均一であってもその上に 金布する郡液の袋面張力によって半導体部板袋面 は平掛化できるので、前工程で過度にエッテバフ クされた楽部が急慢を設備を有することも左いか ら半導体集秋値路報律の製造歩留りが向上し、ま た信頼性が高まる。

以上述べたように本発明によれば、第分無構造 を従来法に比較してより遵辱間でしかもより再現 性よく形成でをかつまた信頼性の高い半導体集積 回路軽微が製造可能となる。


4. 図面の簡単な説明


第1図(4)~(d)は本発明の実施例を示す断面図。 第2図(a)~(b)は従来技術の例を示す断面図である。


11,21……牛课体套板、12,16,22… …シリコン豚化族、13.23……素子形成領域、 14.24……エッチベックが適正な得部、15. 25……エッチパックが過程な講部。

代逃人 弁理士









図